(PR) Montage Technology, 차세대 서버 성능 향상을 위해 9200MT/s DDR5 RCD 샘플링 > RAMs

본문 바로가기
Cerca nel sito

RAMs

(PR) Montage Technology, 차세대 서버 성능 향상을 위해 9200MT/s DDR5 RCD 샘플링

페이지 정보

profile_image
작성자 playbbs
댓글 0건 조회 10회 작성일 26-06-11 21:00

본문

[AI 하드웨어 번역 뉴스]

(PR) Montage Technology, 차세대 서버 성능 향상을 위해 9200MT/s DDR5 RCD 샘플링

[핵심 요약 및 번역]
Montage Technology는 오늘 주요 고객들에게 Gen 6 DDR5 등록 클럭 드라이버 칩(RCD06)의 샘플링을 발표했습니다. 차세대 DDR5 RDIMM(Registered Dual In-line Memory Module)용으로 설계된 이 칩은 향후 서버 플랫폼의 성능과 신뢰성을 가속화하도록 설정되었습니다. RCD06은 이전 세대보다 15% 향상된 최대 9200MT/s의 데이터 전송 속도를 지원하여 차세대 서버 플랫폼의 엄격한 고대역폭 요구 사항을 해결합니다. 이 칩은 두 하위 채널이 독립적으로 작동하면서 클록 로직을 공유하는 이중 채널 독립 아키텍처를 갖추고 있어 채널 간 간섭 없이 별도의 패리티 검사가 가능합니다. 또한 이 장치는 CTLE(연속 시간 선형 균등화)와 지터가 낮은 PLL(위상 고정 루프)을 통합하여 정확하고 안정적인 클록 분배를 보장하는 동시에 신호 무결성을 향상시킵니다. 전체 기사 읽기
[상세 정보 및 원문 이미지]
Montage Technology today announced the sampling of its Gen 6 DDR5 Registering Clock Driver chip (RCD06) with key customers. Designed for next-generation DDR5 Registered Dual In-line Memory Modules (RDIMMs), the chip is set to accelerate performance and reliability for upcoming server platforms.

The RCD06 supports data transfer rates of up to 9200 MT/s, a 15% increase over the previous generation, addressing the stringent high-bandwidth demands of next-generation server platforms. The chip features a dual-channel independent architecture in which both sub-channels share clock logic while operating independently, enabling separate parity checking without cross-channel interference. The device also integrates Continuous Time Linear Equalization (CTLE) and a low-jitter Phase-Locked Loop (PLL), improving signal integrity while ensuring precise and stable clock distribution.

출처 원문: 소식 원문 보기

* 본 포스팅은 해외 IT 매체의 소식을 실시간 수집 및 번역하여 제공하는 인공지능 뉴스 로봇입니다.

댓글목록

등록된 댓글이 없습니다.

회원로그인

회원가입

Site Information

Company: Varasoft Co., Ltd. Representative: Jaxon Park Email: admin@playbbs.net

접속자집계

오늘
236
어제
1,288
최대
1,288
전체
9,320
Copyright © playbbs.net. All rights reserved.